PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-148489

(43) Date of publication of application: 06.06.1997

(51)Int.CI.

H01L 23/13 H05K 1/02

(21)Application number : 07-302737

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

21.11.1995


(72)Inventor: IWASE NOBUO

(54) CERAMIC CIRCUIT BOARD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a circuit capable of raising high frequency property by reducing the mutual capacity between signal paths, and enabling crosstalk or reflection noise to be reduced even in the case of having transmitted high frequency signal to about 2GHz in clock frequency.

SOLUTION: In a ceramic circuit board where a plurality of conductor electrodes 3 to connect with a circuit layer are made on the surface of itself having the circuit layer, isolation wiring 4 is made around each conductor electrode 3. Moreover, the isolation wiring 4 is any one of earth wiring, power wiring, and floating wiring. Furthermore, a short circuit line 5 is made, which electrically connects the conductor electrode 3 with the isolation wiring 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許 (JP) (12) 公開特許公報 (A)

-(11)特許出願公開番号

特開平9-148489

(43)公開日 平成9年(1997)6月6日

(51) IntCl.⁸

識別記号 - 庁内整理番号

FΙ

技術表示箇所

H01L 23/13 H05K 1/02 H01L 23/12

С

H05K 1/02

P

審査請求 未請求 請求項の数3 OL (全 6 頁)

(21)出顯番号

(22)出願日

特願平7-302737

(71)出願人 000003078

平成7年(1995)11月21日

株式会社東芝 神奈川県川崎市幸区堀川町72番地

(72)発明者 岩瀬 暢男

神奈川県横浜市鶴見区末広町2の4 株式

会社東芝京浜事業所内


(74)代理人 弁理士 波多野 久 (外1名)

(54) 【発明の名称】 セラミックス回路基板

(57)【要約】

[課題] 信号線路間の相互容量を低減して、クロック周 波数が2GHz程度までの髙周波数信号を伝送した場合 においても、クロストークノイズや反射ノイズを低減で き、高周波特性を高めるととが可能なセラミックス回路 基板を提供する。

【解決手段】回路層を有するセラミックス基板 1 表面 に、回路層と接続する複数の導体電極部3を形成したセ ラミックス回路基板において、各導体電極部3の周囲に アイソレーション配線4を形成したことを特徴とする。 またアイソレーション配線4が、接地配線、電源配線お よびフローティーング配線のいずれかであることを特徴 とする。さらに導体電極部3とアイソレーション配線4 とを電気的に接続する短絡線5を形成するとよい。



1

【特許請求の範囲】

【請求項1】 回路層を有するセラミックス基板表面 に、回路層と接続する複数の導体電極部を形成したセラミックス回路基板において、上記各導体電極部の周囲に アイソレーション配線を形成したことを特徴とするセラミックス回路基板。

【請求項2】 アイソレーション配線が、接地配線、電源配線およびフローティーング配線のいずれかであることを特徴とする請求項1記載のセラミックス回路基板。 【請求項3】 導体電極部とアイソレーション配線とを 10 電気的に接続する短絡線を形成したことを特徴とする請求項1記載のセラミックス回路基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はセラミックス回路基板に係り、特に信号線路間の相互容量を低減してクロストークノイズや反射ノイズを低減でき、高周波特性を高めることが可能なセラミックス回路基板に関する。

[0002]

【従来の技術】A1、O,などのセラミックス基板に、信号処理用の配線層や導体電極部を一体に形成したセラミックス回路基板が各種電子機器の構成部品として広く使用されている。特に100MHzクロック以上の高速信号や300MHz以上の高周波信号を取扱う電子機器であって、コンピュータ、移動体通信、ゲーム機、画像処理装置、工作機械制御装置、各種産業機器の制御装置としては、より高速化に対応したセラミックス回路基板や半導体バッケージが求められている。

【0004】すなわち、図2に示すように信号配線などの回路層2を有するセラミックス基板1の表面に、それぞれ円形形状の複数の導体電極部(ランド)3が独立して形成されている。さらに上記導体電極部に、ピン、半田ボール、ランドなどの接続部を形成して、それぞれPGA(ピングリッドアレイ)型、BGA(ボールグリッドアレイ)型、LGA(ランドグリッドアレイ)型の半導体パッケージがそれぞれ形成される。

【0005】上記従来の多層セラミックス回路基板にお 高価なタングステンペーストの使用量の増大などの程いては、電気めっきを施すために、予め、めっき専用引 50 の問題を生起し、いずれにしても、製造コストが上昇

出し線を内層に配設していた。すなわち、シート状成形体の段階で回路パターンを印刷する際に、めっき専用引出し線も同時に印刷形成し、この印刷体を複数層積層して積層体とし、この積層体の側面に露出しためっき専用引出し線の断面を相互に電気的に短絡させるために、側面に導体をベタ印刷して側面電極を形成してから、一括して焼成する。焼成後において、短絡された側面電極部に通電して電気めっきを実施する。そして、電気めっき完了後に、短絡用の側面電極部を研削加工によって除去し、パッケージボディとなる多層セラミックス回路基板として完成させていた。

[0006]

【発明が解決しようとする課題】しかしながら、上記従来のセラミックス回路基板の構造においては、導体電極部は各種信号配線の中でも最も自己容量および相互容量が大きくなる部位である。すなわち基板表面の導体電極部の相互容量は、セラミックス基板表面および内部の回路配線層に起因する相互容量と、電極付近の電場空間で形成される相互容量とが加算された大きな値となる。

【0007】そのため高周波数の信号を伝送しようとすると、導体電極部間においてクロストークが発生し易くなり、回路の動作信頼性が低下してしまう問題点があり、高周波信号や高速信号を処理することが困難になる問題点があった。ちなみに従来構造のセラミックス回路基板における伝送信号の上限周波数は、上記導体電極部間や信号線路間のクロストークの発生限界によって律速されており、通常5GHzであった。この値をクロック周波数に換算すると、約1/5の1GHzという低い値であり、いずれにしても高周波特性を改善することは困難であった。

【0008】一方、上記高周波特性を改善するために、例えば図2に示すように、導体電極部3に信号/接地(SIG/GND)ツイストペア線を配置することにより、基板表面の電場を、2本の配線で封じ込める構造も採用されている。しかしながらとのSIG/GNDツイストペア配線を設ける構造では、電極部のイレイアウトや配線が複雑化して設計自由度が大幅に低下する問題点があった。

【0009】また前記めっき専用引出し線を形成するセラミックス回路基板においては、電気的短絡用の側面電極の印刷、電気めっき後における側面電極の研削などの工程が増加し、回路基板の製造効率が低下するとともに、材料の有効利用という視点から見た場合に無駄が多い問題点があった。また基板に配置しためっき専用引出し線は、電気的に先端が解放状態であり、いわゆるオープンプランチとして作用するため、回路基板の自己容量の増大、相互容量の増大、相互容量の増大、相互不量の増大、相互不量の増大、相互インダクタンスの増大、特性インピーダンスの空間位置による変動、重量増加、高価なタングステンペーストの使用量の増大などの種々の問題を生起し、いずれにしても、製造コストが上昇

し、また高周波信号や高速信号を処理することが困難に なるという問題点があった。

【0010】本発明は上記問題点を解決するためになされたものであり、信号線路間の相互容量を低減して、クロック周波数が2GHz程度までの高周波数信号を伝送した場合においても、クロストークノイズや反射ノイズを低減でき、高周波特性を高めることが可能なセラミックス回路基板を提供することを目的とする。

[0011]

【課題を解決するための手段】上記目的を達成するため、本発明に係るセラミックス回路基板は、回路層を有するセラミックス基板表面に、回路層と接続する複数の導体電極部を形成したセラミックス回路基板において、上記各導体電極部の周囲にアイソレーション配線を形成したことを特徴とする。

[0012] また、アイソレーション配線が、接地配線、電源配線およびフローティーング配線のいずれかであるととを特徴とする。さらに、導体電極部とアイソレーション配線とを電気的に接続する短絡線を形成するとよい。

【0013】上記セラミックス回路基板において使用するセラミックス基板の種類は特に限定されるものではないが、アルミナ(A1、O。)などの酸化物系セラミックスの他に、高熱伝導性を有し高出力用基板として好適な窒化アルミニウム(A1N)や高強度の窒化けい素(Si,N、)などの非酸化物系セラミックスを使用することもできる。

[0014] セラミックス基板表面に、回路層、複数の 導体電極部およびアイソレーション配線を有する多層配 線構造のセラミックス回路基板は下記のようなシート状 30 って除去する。 成形体(グリーンシート)積層法で製造される。すなわ ち、AINやSi,N,などのセラミックス原料粉末を 焼結助剤とともに有機バインダや溶剤中に分散して調製 される原料スラリーをドクタープレード法などのシート 成形法によって薄いシート状成形体を形成し、得られた シート状成形体を所定の寸法に打ち抜いて、導通スルー ホールの穿孔や所定の回路配線パターン、導体電極部お よびアイソレーション配線のスクリーン印刷を実施した 後に、得られた複数のシート状成形体を多段に重ね加熱 圧着または加圧圧着したり、または溶剤や接着剤を塗布 した上で積層して積層体(多層セラミックス成形体)を 形成し、この積層体を焼結して製造する方法が採用でき る。特にセラミックス原料として窒化アルミニウム(A 1N)を使用した場合には、その特異な高熱伝導性と高 絶縁性とを併せ持つことになり、半導体素子を実装する 基板として放熱性および絶縁強度に優れた多層配線構造 のセラミックス回路基板が得られる。

【0015】上記のように、導体電極部の周囲に、接地配線、電源配線、フローティング配線のようなアイソレーション配線を形成することにより、実質的に隣り合う

導体電極部間に電気的アイソレーション作用を発揮させることが可能である。上記導体電極部を囲むアイソレーション配線は、空間的に導体電極部を完全に囲んでいる必要はなく、実質的にアイソレーション作用をもたらす必要最小限の範囲にアイソレーション配線を形成すれば足りる。

【0016】上記アイソレーション配線を導体電極部の 周囲に形成することにより、セラミックス基板の表面お よび内部における相互容量は対接地容量となり、導体電 10 極部間に残る相互容量は空間容量のみで極めて小さい値 になるため、結果として導体電極部間における信号の相 互干渉が小さくなる。

【0017】また、図1に示すように、上記アイソレー ション配線4と導体電極部3とを電気的に接続する短絡 線5を形成することにより、このアイソレーション配線 4と短絡線5とを電気めっき用の導通線として使用する ことができ、電気めっき専用引出し線が不要なセラミッ クス回路基板とすることができる。すなわち、セラミッ クス基板の表面に配設した導体電極部とアイソレーショ 20 ン配線とを電気的に接続する短絡線を予め形成する。と の短絡線は、前記回路配線パターンおよび導体電極部を スクリーン印刷する際に同時に印刷され、焼成操作によ って固化した状態になる。次に上記短絡線を形成した基 板材について、短絡線およびアイソレーション配線を導 通線として利用して、配線層および導体電極部表面に、 Ν i やΑ u などから成る厚さ0. 1~5 μ m 程度のめっ き層を電気めっき法により形成する。しかる後に、上記 所定厚さのめっき層を表層に形成した基板材について、 全ての短絡線をブラスト処理またはエッチング処理によ

【0018】上記セラミックス回路基板に半導体素子を搭載して半導体実装体や半導体パッケージが形成される。また、上記回路基板にプリント配線基板、メタル基板、他のセラミックス基板を接合して各種の実装体が得られる。

[0019]上記構成に係るセラミックス回路基板によれば、アイソレーション配線を導体電極部の周囲に形成しているため、セラミックス基板の表面および内部における相互容量は対接地容量となり、導体電極部間に残る相互容量は空間容量のみで極めて小さい値になるため、結果として導体電極部間における信号の相互干渉が小さくなる。したがって高周波数信号を伝送した場合においても、クロストークが発生しにくく、動作信頼性が優れたセラミックス回路基板が得られる。

【0020】また、アイソレーション配線と導体電極部とを電気的に接続する短絡線を形成することにより、めっき専用引出し線を配設せずに、短絡線を導通線として利用して電気めっきを施すことができる。また、めっき専用引出し線を配設していないため、高速信号や高周波の信号を処理した場合においても混信等の発生が少なく、

20

動作信頼性が優れたセラミックス回路基板が得られる。 【0021】また従来から高周波特性を改善するために 必須であったSIG/GNDツイストペア線などの配置 構造が不要となるため、電極部のレイアウトや配線パタ ーンが簡素化され、回路基板の配線設計の自由度が大幅 に改善できる。

[0022]

[発明の実施の形態]次に本発明の実施形態について添 付図面を参照して説明する。

[0023] 出発原料として、純度が99.99%以上 10 であり、0.8μmの髙純度窒化アルミニウム(Α 1 N) 粉末に対して、焼結助剤としての酸化イットリウム Y, O, を3重量%と、界面活性剤としてのポリオキシ エチレンアルキルエーテルリン酸を0.5重量%とを添 加し、トルエンとエタノールとの混合溶媒中でボールミ ルにて24時間湿式混合した。さらに有機バインダーと してのアクリル樹脂を12重量%添加してボールミルに て混合して、原料スラリーを調製した。とのスラリーを 使用しドクターブレード法にてシート成形し、多数のシ ート状成形体を製造した。シート状成形体の厚さは40 0 μm, 外径寸法は30 cm×30 cmとした。

[0024]一方、平均粒径3μmのタングステン

(W) 粉末に対して、共生地成分であるA1N粉末を2 0体積%添加し、さらに周知のバインダー,溶剤等を配 合混練して塗布組成物(導体ペースト)を調製した。

【0025】次に上記導体ペーストを使用し、スクリー ン印刷法により、前記シート状成形体表面に信号配線, 電源配線、接地配線を含む所定の回路パターン、324 個の導体電極部, アイソレーション配線および導体電極 部を全て接続するように短絡線を印刷した。

【0026】ととで上記導体電極部は、直径0.70mm の円形状とし、ビッチ1.00mmで配置したので隣接す る導体電極部の最短距離はO.30mmとした。そして、 この最狭電極間に、表1に示すように、最狭線幅が0. 04mm (実施例1)~0.10mm (実施例4)のアイソ レーション配線を形成した。とのアイソレーション配線 は、各導体電極部を大略菱形になるように包み込む形状 で形成した。したがって各アイソレーション配線と導体 電極部とのギャップは0.130mm(実施例1)~0. 10mm (実施例4) に設定した。また、従来必要とされ 40 ためっき専用引出し線は形成しなかった。

[0027]次に、各種配線パターンを印刷したシート 状成形体を複数枚積層し、温度70℃で100kg/cm² の加圧力を作用させながら30分間押圧して積層体とし た。積層操作前においては、60℃で15分間乾燥した 時点で導体電極部が周辺よりも約30 µmだけ盛り上が った形状に印刷形成されていたが、積層操作によって、 表面の導体電極部(ランド)は、セラミックスシート中 に押圧されて表面が完全に平滑化した。

 $\{0\,0\,2\,8\,\}$ 次に積層体を、目的とするパッケージ外形 50 $3\,d\,B$ ダウン点($S\,2\,1$ 遮断周波数)として測定した。

寸法に近い寸法値に切断した。さらに切断した各積層体 は、窒素ガス雰囲気中で温度700℃で2時間脱脂処理 した。さらに各脱脂積層体を同じく窒素ガス雰囲気にて 温度1850℃で5時間焼成して、外形寸法が25.4 ×25. 4×2 mmである窒化アルミニウム多層回路基板 とした。

【0029】図1は、上記窒化アルミニウム多層回路基 板の表層部を部分的に示す斜視図である。セラミックス 基板1としてのA1N多層基板の表面に324個の導体 電極部 (ランド) 3 が形成され、各導体電極部3 は、ア イソレーション配線4によって周囲が囲まれているとと もに、短絡用の短絡線5で電気的に接続されている。上 記324個の導体電極部3のうち、電気的に他の回路と 全く接続関係がない浮き電極が3本存在したが、これら の浮き電線に接続する浮き配線は内層からバイアホール を経由して基板表面層まで<u>立上</u>げて露出せしめ、接地電 極と接続した。

【0030】しかる後に、電気的に導通がとれた導体電 極部のひとつをマイナス極とする一方、白金をプラス極 とした状態で電気めっきを実施し、表面回路層および導 体電極部に厚さ4μmのNiめっき層を形成した。 さら に、Niめっき層、アイソレーション配線を形成した基 板材を、窒素ガス雰囲気中で温度700℃で5分間熱処 理した後に、電気めっき法により厚さ1. 5μm以上の 金(Au)めっき層を形成した。との場合の通電方法は 導体電極部に接点を接触させる通常の方式を採用した。 なお、各めっき層の厚さは、蛍光X線法によって測定し

【0031】次にめっき層を形成した回路基板をウェッ トサンドブラスト装置にかけて、短絡用の短絡線を除去

【0032】次に、上記AlN回路基板表面に、Ag含 有導電性ポリイミドベーストを介して半導体素子(チッ ブ)を接合搭載し、さらに半導体素子の各端子と回路層 の端子とをワイヤボンディングして半導体パッケージと した。さらにNi/Auめっき層を形成した324個の 導体電極部(ランド)2表面に半田ペーストを印刷し、 とこに直径0.70mmの半田ボールを載置して、温度2 O O ℃でリフロー処理してボールグリッドアレイ(BG A) バッケージとした。

[0033]一方、比較例として、上記アイソレーショ ン配線を形成しない点以外は実施例1~4と同様に処理 して、図2に示すような従来構造のセラミックス回路基 板を使用したBGAバッケージを製造した。

[0034]上記のように製造した実施例および比較例 の各セラミックス回路基板を使用したBGAパッケージ の髙周波特性の良否を評価するために、低周波から髙周 波数までの信号を伝送せしめ、入力側の信号強度が出力 側で半減する際の信号周波数を散乱行列実測値S21の

測定結果を下記表1に示す。

*【表1】

[0035]

	7イゾレーション配線の	7/ソレーション配線と専体電極部との	S 2 1 進斯周被数
試 料版	最狭線幅 (㎜)	最狭ギャップ (mm)	(GHz)
実施例1	0.04	0. 130	1. 7
実施例2	0.05	0. 125	1. 9
实施例3	0.075	0. 113	2. 0
実施例4	0. 10	0. 100	2. 1
H 較 期	0 (\$1.)	0.300 (電極部間)	1. 1

【0036】表1に示す結果から明らかなように、導体 電極部の周囲にアイソレーション配線を形成した実施例 1~4においては、アイソレーション配線を形成してい ない従来構造の比較例と比べてS21遮断周波数が50 ~90%と大幅に上昇し、より高周波特性が改善される ことが判明した。

【0037】なお、アイソレーション配線を菱形に形成 子状のアイソレーション配線を形成した場合においても 上記実施例と同様な結果が得られた。またアイソレーシ ョン配線は、必ずしも相互に連結する必要はなく、例え ば最狭ギャップ部分で線幅をゼロとして部分的に形成し ない場合においても同様な効果が得られている。との場 合は、最狭ギャップは、導体電極部の配設ピッチに拘束 されなくなり、任意の値を選択することが可能である。 そのため、最狭ギャップを大きく設定することにより、 実装時における半田ボールの接合によるショート事故を 低減することも可能である。

[0038]

【発明の効果】以上説明の通り、本発明に係るセラミッ クス回路基板によれば、アイソレーション配線を導体電 極部の周囲に形成しているため、セラミックス基板の表 面および内部における相互容量は対接地容量となり、導 体電極部間に残る相互容量は空間容量のみで極めて小さ い値になるため、結果として導体電極部間における信号 の相互干渉が小さくなる。したがって高周波数信号を伝

送した場合においても、クロストークが発生しにくく、 動作信頼性が優れたセラミックス回路基板が得られる。 【0039】また、アイソレーション配線と導体電極部 とを電気的に接続する短絡線を形成することにより、め っき専用引出し線を配設せずに、短絡線を導通線として 利用して電気めっきを施すことができる。また、めっき 専用引出し線を配設していないため、高速信号や高周波 した上記実施例 $1\sim4$ の他に、相互に直角に交差する格 20 信号を処理した場合においても混信等の発生が少なく、 動作信頼性が優れたセラミックス回路基板が得られる。 【0040】また従来から髙周波特性を改善するために 必須であったSIG/GNDツイストペア線などの配置 構造が不要となるため、電極部のレイアウトや配線パタ ーンが簡素化され、回路基板の配線設計の自由度が大幅 に改善できる。

【図面の簡単な説明】

【図1】本発明に係るセラミックス回路基板の一実施形 態を模式的に示す斜視図。

30 【図2】従来のセラミックス回路基板の構成を模式的に 示す斜視図。

【符号の説明】

- 1 セラミックス基板(A1N多層基板)
- 2 回路層(信号配線層)
- 3 導体電極部 (ランド)
- 4 アイソレーション配線
- 5 短絡線

